一张在飞机上画出来的草图

1990年代末的某一天，一架飞往日本的客机正在太平洋上空巡航。靠窗的座位上，一个五十出头的华人工程师摊开纸，开始画图。他要画的不是航线，也不是行程，而是两种还不存在于世上的晶体管1。

这个人叫胡正明（Chenming Hu），加州大学伯克利分校的电气工程教授。几天前，他和两位同事——Jeff Bokor、刘京娜（Tsu-Jae King）——刚刚给自己定了一个近乎自虐的截止日期：一周之内，向美国国防高级研究计划局（DARPA）交出一份提案，回应一个听起来像科幻的征集——造出一个尺寸小于25纳米的晶体管开关，比当时能量产的器件还要小将近十倍13。

提案怎么写？胡正明在飞机上想清楚了两条路。一条是把沟道做得极薄、铺在绝缘氧化物上面的超薄沟道方案——他当时给它起的名字是“超薄体”（ultra-thin body），这条路后来归入业界所说的全耗尽绝缘体上硅（FDSOI）一类2；另一条更激进，他后来给它起的名字会响彻整个半导体工业——FinFET，把晶体管的沟道从平躺改成竖立，做成一片薄薄的、像鲨鱼背鳍一样立在硅片上的硅鳍，让控制开关的栅极从三个面把它包起来1。

他在飞机餐桌板上把这两个方案草草画下，技术说明也一并写了。到了日本，住进酒店，他做的第一件事是找到一台传真机，把草图和说明一页页传回伯克利1。DARPA最终把研究合同给了伯克利团队。

半导体史上最重要的器件革命之一，它的提案就是这样诞生的：一周的死线，一架飞机，一叠从异国酒店传真回去的手稿1。十几年后，这个在飞机上画出来的竖立晶体管，会被装进全世界几乎每一颗高端芯片，从手机到数据中心；而胡正明会被冠上一个分量极重的称号——“FinFET之父”，“拯救了摩尔定律的人”4。

但要理解这件事为什么重要，得先回到一堵已经看得见的墙跟前。前面几章里，晶体管一直是越做越小、越做越多、越做越省（第7章摩尔定律，第8章CMOS）。可到了二十一世纪初，那个一路躺平、越缩越小的平面晶体管，第一次撞上了它缩不下去的物理极限。

缩不动了：当晶体管开始漏电

回顾一下这门工艺的基本盘。一只MOS场效应晶体管（第5章），核心是三个区：源极、漏极，以及夹在两者之间的沟道。沟道上面隔着一层薄薄的二氧化硅，再覆一个栅极。给栅极加电压，沟道里就会感应出一条导电通路，电流从源极流到漏极，这是“开”；撤掉电压，通路消失，电流断掉，这是“关”。一开一关，就是数字世界里的1和0。

几十年来，工程师把这只晶体管不停地等比例缩小。这套缩放规则有个名字，叫登纳德缩放（Dennard scaling），由IBM的罗伯特·登纳德在1974年提出：只要把器件各个尺寸和电压按同一比例往下缩，电场强度保持不变，那么晶体管就会变小、变快、变省电，而且单位面积的功耗大致不变5。这是摩尔定律背后真正的物理引擎——它让“越小越好”不只是省地方，而是同时省电、提速，几乎没有代价。整个产业靠这条规则一路狂奔了三十年。

问题出在沟道越缩越短之后。

平面晶体管的栅极只从一个面——顶上——控制沟道。沟道还长的时候，这一个面足够把整条通路管住：栅极说关，沟道就老老实实关掉。可当沟道短到二三十纳米，源极和漏极离得太近，它们自己的电场开始侵入沟道，跟栅极抢控制权。结果是栅极说“关”，沟道却关不严实，总有一股电流偷偷漏过去。这就是著名的短沟道效应，最直接的恶果是亚阈值漏电——晶体管在本该完全关断的状态下，仍然在漏电、在耗电、在发热6。

一只晶体管漏一点，无所谓。可一颗芯片上有几十亿只。漏电乘以几十亿，就成了灾难。登纳德缩放在2005年前后正式失效：你还能继续把晶体管做小，但电压降不下去了，漏电压不住了，单位面积的功耗不再恒定，而是开始失控地往上爬6。

胡正明很早就把这个危机说得极其形象。他回忆自己1995年的预测：

“CMOS的摩尔定律会在100纳米以下终结，因为到了某个点，你每平方厘米耗散的功率会超过火箭喷口。”7

火箭喷口——那是人类能造出的、单位面积发热最猛的东西之一。一块指甲盖大的芯片，如果照着老路缩下去，热流密度会逼近火箭尾焰。没有任何散热手段救得了它。这不是危言耸听，是把功耗公式外推到底之后，纸面上明明白白算出来的结局7。

平面这条路，到头了。要继续往前，晶体管必须改变它的几何形状。

把沟道立起来：一条比胡正明更长的血脉

FinFET的核心想法，说穿了朴素得几乎可笑：既然一个面管不住沟道，那就多用几个面。

把那片薄薄的硅沟道从平躺改成竖立，做成一道立在硅片表面之上的“鳍”（fin）。栅极不再只压顶上一面，而是顺着鳍的两侧和顶部，从三面把它包裹住。沟道被三面夹击，栅极的控制力大大增强，短沟道效应被压下去，漏电随之被摁住。同样的物理沟道长度，立体结构能把它管得严严实实，于是晶体管可以继续缩小而不至于漏成筛子8。

这个“把它立起来”的思路并不是胡正明凭空想出来的。它有一条相当长、相当国际化的血脉，值得老老实实交代清楚——因为这正是技术史里典型的一幕：原理早有人碰过，真正把它做成产业方案的，却是后来者。

最早的双栅薄膜晶体管概念，可以追到1967年Farrah和Steinberg的设想9。1980年，日本电子技术综合研究所（ETL）的关川利弘（Toshihiro Sekigawa）申请了平面双栅MOSFET的专利，1984年和林豊（Yutaka Hayashi）一起把器件做了出来——用两个栅极上下夹住沟道，已经有了“多面控制”的雏形10。

真正意义上的第一只“鳍型”器件，出自日立中央研究所。1989年，久本大（Digh Hisamoto）和他的同事加贺亨、河本義文、武田英次，做出了一只他们称为DELTA的晶体管——全称是Depleted Lean-channel Transistor（全耗尽精益沟道晶体管）。这只器件第一次把沟道竖在一道薄硅鳍上，让栅极从侧面包住它。论文《A Fully Depleted Lean-Channel Transistor (DELTA)—A Novel Vertical Ultra Thin SOI MOSFET》在1989年12月3到6日于华盛顿召开的IEDM（国际电子器件会议）上发表11。今天，DELTA被公认为FinFET的直接前身——那个把晶体管立起来的关键一跃，是久本大先迈出去的。

这里有一个常被忽略却极其关键的细节：1990年代，久本大作为访问学者，加入了胡正明在伯克利的团队。他把日立做鳍型器件积累下来的知识，直接带进了伯克利的FinFET工作。所以维基百科在描述1997年那份DARPA合同时，干脆写成“由久本大与胡正明领衔的伯克利团队”12。换句话说，从日立的DELTA到伯克利的FinFET，不只是论文之间的传承，而是同一个人把手艺带了过去——这条血脉是有血有肉、可以指认的。

那么问题来了：DELTA早在1989年就做出来了，关川的双栅专利更早，凭什么“FinFET之父”的桂冠最终戴在胡正明头上？

胡正明自己点破了这个区别，话说得毫不含糊：

“别人读了那些论文，但他们没把它当成一个解决方案，因为那东西难造，而且未必能成……区别在于，我们看着它，然后说：我们要做这个。因为我们想帮这个产业。”13

这话值得咀嚼。同样一份原理，在别人眼里是一篇有趣但难落地的学术论文，在胡正明眼里是一个该被做成、必须被做成、能救产业一命的工程目标。差别不在谁先想到，而在谁下决心把它从“可能”推到“可造”——并且给它起了一个好记的名字，让全行业都开始用这个词说话。

伯克利的四年：从17纳米到10纳米，和一个名字

那份在飞机上画出、从酒店传真回去的提案，把伯克利团队正式拉进了战场。

先把项目缘起讲完，因为它实在太不像一个改变历史的开端。DARPA在1996年发出了那个“25纳米开关”的征集，向全美征集能突破25纳米的器件方案，并在1997年把合同授予了伯克利团队3。伯克利团队是怎么知道这个机会的？是Jeff Bokor“和一位DARPA项目经理一起风帆冲浪”时听来的。在加州的海浪上，两个人一边玩帆板一边聊，聊出了一个征集令的风声14。Bokor回来一说，三个人一拍即合，给自己定了一周的死线1。半导体史上一段顶级的工程突破，它的引信是一次帆板冲浪。

经费到手，活儿是实打实做出来的。

1998年，团队做出了N沟道的FinFET，沟道尺度大约在17纳米级别——这在当时是不可思议的小。1999年，又做出了P沟道的FinFET，亚50纳米级15。有了N管和P管，CMOS（第8章）所需的两种极性就齐了，这个结构才算真正具备做成完整逻辑电路的资格。

“FinFET”这个名字，正式出现在2000年12月的一篇论文里，标题是《FinFET—a self-aligned double-gate MOSFET scalable to 20 nm》（FinFET——一种可缩放至20纳米的自对准双栅MOSFET）16。名字的意思直白得很：在窄硅鳍（fin）里形成的场效应晶体管。一个好名字的价值不该被低估——DELTA、双栅、环栅这些术语谁也叫不响，“FinFET”却朗朗上口，画面感十足，工程师一听就懂。它后来成了整个产业的通用词，连带把胡正明这个名字也焊死在了这项发明上。

团队没有停手。2001年，他们把FinFET做到了15纳米；2002年，做到了10纳米17。要知道，那时候量产线上还在180纳米、130纳米的节点上挣扎，伯克利实验室里却已经摆出了10纳米的可工作器件17。从物理上证明“晶体管能缩到这么小并且还能正常开关”，这件事的意义，不亚于在所有人都觉得快撞墙的时候，提前十几年把墙后面的路给探明了。

到2000年，团队已经有了能工作的器件，也发表了论文，产业界立刻就注意到了。一切看起来万事俱备。

可接下来发生的事，是这个故事里最反常识的一段：FinFET被晾了整整十一年，才第一次走进量产线。

“还没坏，就别去修它”

为什么原理在2000年就被验证，产业却拖到2011年才动手？

胡正明的解释，朴素得近乎一句大白话，却道破了整个工业界的运行逻辑：

“它（平面管）那时候还没坏呢……大家都觉得它快要坏了，但你从来不会去修一个还没坏的东西。”18

这句话值得放慢了体会。从工程师的本能看，FinFET当然更好；可从一座造价上百亿美元的晶圆厂的算盘看，事情完全是另一回事。平面工艺是几十年积累下来的庞大资产：设备、配方、模型、人员、良率曲线，全都围着平面晶体管打转。只要平面管还能再挤一挤、再缩一代，哪怕越来越吃力，也没有哪家公司愿意推倒重来，去赌一个工艺上更难、风险更高的立体结构。

于是产业用尽各种办法给平面管续命：应变硅、高介电常数栅介质加金属栅（high-k/metal gate）、各种沟道工程，一代代地往下硬挤19。这些招数把平面管从90纳米一路拖到了32纳米、28纳米。每一代都更费劲，漏电的鬼影越来越近，但只要还能挤出一代，就先挤着——因为“它还没坏”。

这是技术史里一再上演的剧目：原创早，采用晚。原创发生在伯克利的实验室，第一次量产发生在英特尔的工厂，中间隔了十一年。本书里类似的错位我们见过不止一次——闪存的发明者舛冈富士雄在东芝长期受冷遇（第11章），液晶被RCA发明出来又亲手丢掉（第15章）。FinFET是这条规律的又一个标本：发明的人和受益的人、原创的时刻和爆发的时刻，往往隔着一道由商业惯性和产线资产筑成的鸿沟。

平面管最终还是“坏”了。挤到22纳米这一代，漏电和功耗再也压不住，性能的提升被功耗的失控吃光。该修的时刻终于到了。第一个动手的，是英特尔。

英特尔的“三栅”：同一个结构，另一个名字

2011年5月4日，英特尔发布了一条让整个行业精神一振的消息：它要把三维晶体管带进22纳米节点的高量产，首款产品是代号“Ivy Bridge”的处理器20。

英特尔给自家这个三维结构起的名字，不是FinFET，而是Tri-Gate（三栅）。整篇官方新闻稿，从头到尾没有出现过“FinFET”这个词21。这是一个耐人寻味的细节：Tri-Gate和FinFET本质上是同一种东西——都是把沟道立成鳍、让栅极从三面包住它。学界和产业通称FinFET，英特尔偏要叫自己的Tri-Gate。命名权之争背后，是话语权和归属感的较量：谁都想把这场革命刻上自己的名字。

抛开名字，数字是硬的。英特尔公布，22纳米的三维三栅晶体管，相比自家32纳米的平面晶体管，在低电压下性能提升高达37%；而在与32纳米平面管同等性能的条件下，功耗不到一半22。性能猛涨、功耗腰斩，这正是立体结构该兑现的承诺。英特尔的资深院士马克·博尔（Mark Bohr）在发布会上说：

“英特尔独特的三维三栅晶体管所带来的性能增益和功耗节省，是我们前所未见的。”23

新闻稿里还有一句话，把这件事放进了更长的历史尺度：这是“自五十多年前硅晶体管被发明以来”第一次，芯片采用三维结构进入高量产24。从1947年贝尔实验室那只点接触晶体管（第3章），到1959年的平面工艺（第6章），半导体世界一直是平的——电流在一个平面里流动，结构在一个平面里铺开。英特尔这次，第一次把这个平面世界立了起来。Tri-Gate的概念，英特尔的研究科学家早在2002年就公开提出过；到2011年宣布量产，2012年正式出货24。

值得一提的是，这条立体化的路，恰恰也是登纳德缩放失效之后，整个产业被逼出来的应激反应。当“等比例缩小”这台引擎熄火，工程师不能再指望靠缩小尺寸白白拿到性能，就只能从结构上、从材料上、从立体空间里去抠性能。把晶体管立起来，是这种“平面到顶就往立体要性能”思路的第一次大规模兑现。这条思路后面还会反复出现——存储器把单元层层叠高做成3D NAND，封装把芯片堆起来做成HBM（第23章）39。当横向缩不动，整个工业不约而同地转向了纵向。

代工厂跟上：FinFET统治的十年

英特尔打了头阵，但它是IDM——设计和制造一肩挑。真正让FinFET覆盖全球绝大多数高端芯片的，是代工厂（第24章会专门讲代工革命）。

2014到2015年间，FinFET在代工领域全面铺开。台积电在16纳米节点导入FinFET，三星和格罗方德（GlobalFoundries）在14纳米节点跟进25。从此，凡是要做高性能、低功耗的逻辑芯片——手机里的应用处理器、电脑里的CPU和GPU、数据中心里的加速器——几乎无一例外都建在FinFET之上。

台积电2017年的7纳米、之后的5纳米，全都是FinFET。这个由伯克利实验室在世纪之交画出草图的立体结构，从大约22纳米一路统治到了3到5纳米节点，前后十余年26。这十几年，正是智能手机普及、移动计算爆发、人工智能开始吃下海量算力的十几年。支撑这一切算力的物理底座，就是那片立起来的硅鳍。

说“拯救了摩尔定律”，并不夸张。如果平面管在二十几纳米彻底失效而没有替代品，摩尔定律会在2010年前后撞墙——晶体管要么继续缩小但漏电烧芯片，要么压住漏电但不能再缩。FinFET把这堵墙往后推了十几年，让“越来越小、越来越多”这条产业信念又延续了一个时代。2020年，IEEE把它的最高荣誉——荣誉奖章（Medal of Honor）授予胡正明，授奖词说得很准：表彰他“在开发并实践半导体模型、尤其是三维器件结构方面的杰出生涯，这些工作帮助摩尔定律延续了数十年”27。

四面包栅：GAA与下一道立体台阶

三面包住，已经不够了。

FinFET缩到3纳米附近，鳍越做越窄、越做越高，栅极对沟道的控制力又一次接近极限——三个面也快管不住了。剩下的那一面，是鳍和硅衬底相连的底部，栅极够不着。沟道下方那块够不着的区域，又成了漏电的新缺口。

下一步顺理成章：把第四个面也包上。

新的结构叫GAA——Gate-All-Around，环绕栅极。它不再用竖立的鳍，而是把沟道做成几片水平的、薄薄的“纳米片”（nanosheet），上下堆叠起来，让栅极材料从四面把每一片完全裹住。沟道被四面合围，栅控达到理论上最强的程度，漏电被压到更低，晶体管得以继续缩小28。

和FinFET一样，GAA也有一段比它的量产早得多的学术前史。1990年，比利时裔学者让-皮埃尔·科兰热（Jean-Pierre Colinge）做出了第一只环绕栅极器件；整个1990年代，他还做出了最早的纳米线晶体管，并解释了其中的量子效应。今天产业界量产的GAA纳米片，学术源头正是科兰热——又一次，原理在实验室里静静躺了三十年，才等到被量产线召唤的那一天29。

GAA时代的产业竞赛，出现了一个罕见的格局：三星跑在了台积电前面。

2022年6月，三星率先量产3纳米GAA工艺，用的是它自家命名的MBCFET（Multi-Bridge-Channel FET，多桥沟道场效应晶体管），这是业界第一个量产的GAA节点。三星抢到了“全球首个GAA量产”的名头30。但抢跑未必等于跑赢——三星3纳米的良率一直不被业界看好，真正能稳定对外供货的GAA代工产能迟迟没有成形30。

台积电走的是后发路线。它的N2节点（2纳米级）直到2025年第四季度才进入量产，是台积电第一个采用GAA纳米片的节点，官方宣称在同等功耗下相比上一代性能提升最高约15%31。台积电晚了三年多，却被普遍认为良率最稳，成为这个阶段唯一能稳定对外供货的GAA代工厂。英特尔则以自己命名的RibbonFET推进GAA31。三家各起各的名字——MBCFET、RibbonFET、N2 nanosheet——但骨子里是同一个想法：四面包栅。命名权的争夺，从FinFET时代一直延续到了GAA时代。

先发的三星抢了名头，后发的台积电拿了订单。在这门生意里，先到不等于先赢——能不能稳定、高良率地把它造出来，才是分胜负的地方。这又回到了胡正明那句话的内核：原理人人能读，区别在于谁真能把它造出来、造好、造到能交货。

一个人，把三条产业线连在了一起

故事的最后，该把镜头拉回到那个在飞机上画草图的人身上。

胡正明，1947年7月12日生于北京，在台湾长大。他考大学时分数最高，本可以挑任何专业，偏偏选了台湾大学电机系，理由是“最具挑战”。1968年台大本科毕业，赴美，1970年拿到伯克利硕士，1973年拿到博士。之后去MIT当了三年助理教授，1976年回到伯克利任教，从此扎根32。

他的职业生涯有一段值得说的弯路。1973年石油禁运，能源危机当头，他一度转去研究低成本太阳能（太阳能的故事在第17章）；后来又因为混合动力车的高压器件研究，绕回了半导体。1983年前后，他读到IBM的一篇器件可靠性论文，从此一头扎进“热载流子注入”导致器件退化的理论研究，投入了将近十年。正是这套对器件物理近乎偏执的深刻理解，长出了后来的两样东西：可靠性仿真工具BERT，以及——分量更重的——产业标准晶体管模型BSIM33。

BSIM值得单独记一笔。从1995年起，胡正明主导的这套晶体管模型，成了全行业做电路设计时的通用语言：芯片设计师在电脑里仿真一颗芯片会怎么工作，背后跑的往往就是BSIM。而胡正明把它免版税（royalty-free）地提供给整个行业——任何人都能免费用34。一个能给自己带来巨额授权费的标准，他选择白送。这件事和FinFET放在一起看，能看出这个人做事的底色：他一再说，自己想做的是“帮这个产业”13。

他教书也是这个路子，强调“大图景、定性理解”，不爱让学生一头钻进公式。有个流传很广的细节：他曾用孩子玩的橡皮泥（Play-Doh），捏给学生看MOS晶体管里电荷是怎么被推来挤去的。一个手握一百多项专利、定义了行业标准模型的人，给学生讲课时拿出的是一团橡皮泥35。

2001到2004年，胡正明出任台积电首席技术官（CTO）。他把这段经历说成是“回报故土”——他在台湾长大，台积电是台湾半导体的旗帜，他心目中的英雄，正是台积电的创始人张忠谋36。这一段经历，把这本书里两条最重要的产业线，在一个人的身上接上了：一条是器件结构的革命，FinFET和它身后的整个立体晶体管时代；另一条是产业模式的革命，从IDM到纯代工，张忠谋和台积电掀起的那场代工革命（第24章）。“FinFET之父”亲自去给“代工教父”当了几年CTO——发明器件的人，走进了那座把他的发明真正变成全球产能的工厂。

荣誉接踵而至。1997年当选美国国家工程院院士；2009年获IEEE西泽润一奖；2014年度的美国国家技术与创新奖，则由奥巴马在2016年5月于白宫东厅亲自颁发；2020年，IEEE荣誉奖章；2023年，台湾总统科学奖37。生活里，他开特斯拉Model S，爱画画，爱徒步38。

至于摩尔定律还能走多远，这位“拯救了摩尔定律”的人说得相当平静：

“它会逐渐慢下来，但在未来一百年里，我们不会有什么东西能取代MOS半导体。”38

平面到顶，就往立体要性能。三面不够，就上四面。当横向缩不动了，整个工业转过身，开始向纵深要空间——这个转向，从胡正明在飞机上画下那道竖立的硅鳍开始，至今还在继续。下一章要讲的，是这场微缩竞赛里最昂贵、最极端、也最孤注一掷的一环：当晶体管已经小到要四面包栅，用来“画”出它们的光，本身就成了整个工业最大的卡点。那台花了二十年才造出来的极紫外光刻机，是这本书的高潮。

参考文献

  1. Computer History Museum, “Oral History of Chenming Hu”（Peggy Aycinena 访谈）；及 IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. 胡正明在飞往日本的航班上手写 DARPA 提案、到酒店用传真传回伯克利、一周死线；同事为 Jeff Bokor 与 Tsu-Jae King Liu；两方案均基于“thin body”概念。链接 →（A 级 · 口述史/深度报道）

  2. Computer History Museum, “Oral History of Chenming Hu.” 胡正明把第二方案命名为“超薄体”（ultra-thin body, UTB），预测需把硅膜从约 100nm 减到 4–5nm 以做出 20nm 晶体管；其物理实现常被等同于后来的 FDSOI。原稿径写“FDSOI”略超前，本节已收窄为“超薄沟道方案（后归入全耗尽 SOI 一类）”，避免把后世术语回贴成他当时的命名。链接 →（A 级 · 口述史 · 含表述收窄）

  3. “Fin field-effect transistor,” Wikipedia；及 IEEE Spectrum, “The Origins of Intel’s New Transistor.” 更正：DARPA 于 1996 年发出“25 Nanometer Switches”征集，1997 年把合同授予伯克利团队。原稿“1995 年中发起”缺 A 级直证且与多源冲突，已改为“1996 年发出征集、1997 年授予合同”。“四年经费”与 1997–2002 工作时间线吻合。链接 →（A 级 · 含事实更正）

  4. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. 业界通行称胡正明为“FinFET 之父”、“拯救了摩尔定律的人”。链接 →（B 级 · 深度报道）

  5. R. H. Dennard, F. H. Gaensslen, H.-N. Yu, V. L. Rideout, E. Bassous, A. R. LeBlanc, “Design of Ion-Implanted MOSFET’s with Very Small Physical Dimensions,” IEEE Journal of Solid-State Circuits, vol. 9, no. 5, pp. 256–268, 1974. 登纳德缩放：恒定电场、各尺寸与电压同比例缩小、功率密度近似不变。链接 →（A 级 · 原始论文）

  6. Asianometry (Jon Y), “The 3-D Transistor Transition,” 2022. 短沟道效应/亚阈值漏电的物理；登纳德缩放约 2005 年前后失效、功率密度失控（第 8 章已铺垫）。链接 →（B 级 · 深度技术综述）

  7. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. 胡正明“火箭喷口”之喻——原文 “Papers started projecting that Moore’s Law for CMOS would come to an end below 100 nm, because at some point you would dissipate more watts per square centimeter than a rocket nozzle.” 中文为忠实意译。链接 →（B 级 · 引当事人原话）

  8. Intel Corporation, “Intel Reinvents Transistors Using New 3-D Structure”（官方新闻稿）, 2011. 对鳍/三栅结构的官方描述：“a thin three-dimensional silicon fin that rises up vertically…gate on each of the three sides of the fin”，与 FinFET 三面包栅物理一致。链接 →（A 级 · 公司官方稿）

  9. “Fin field-effect transistor,” Wikipedia（引 H. R. Farrah & R. F. Steinberg, “Analysis of double-gate thin-film transistor,” IEEE Transactions on Electron Devices, Feb 1967）. 最早的双栅薄膜晶体管概念。链接 →（B 级 · 百科引原始论文）

  10. “Fin field-effect transistor,” Wikipedia. 关川利弘（Electrotechnical Laboratory）1980 年申请平面双栅（XMOS）MOSFET 专利，1984 年与林豊（Hayashi）制成，全耗尽 SOI 显著降低短沟道效应。具体专利号本节未单列（保守处理）。链接 →（B 级 · 高引百科）

  11. D. Hisamoto, T. Kaga, Y. Kawamoto, E. Takeda, “A Fully Depleted Lean-Channel Transistor (DELTA)—A Novel Vertical Ultra Thin SOI MOSFET,” Technical Digest of IEDM, Washington, DC, 3–6 December 1989, pp. 833–836. 日立中央研究所四人首次把沟道竖在薄硅鳍上、栅从侧面包住；今被公认为 FinFET 直接前身。链接 →（A 级 · 原始会议论文）

  12. “Fin field-effect transistor,” Wikipedia. 久本大 1990 年代作为访问学者加入胡正明伯克利团队、参与 DARPA 项目；维基把 1997 年合同记为“由久本大与胡正明领衔的伯克利团队”（“a research group at UC Berkeley led by Hisamoto and Hu”）。链接 →（B 级 · 高引百科）

  13. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. 胡正明谈“为何桂冠归他”——原文 “The others who read the papers didn’t see it as a solution, because it would be hard to build and may or may not work…we want to do this…because we want to help the industry.” 中文为忠实意译。链接 →（B 级 · 引当事人原话）

  14. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. DARPA 机会经 Jeff Bokor “windsurfing with a DARPA program director” 听来——原文 Hu “had heard about the DARPA funding from…Jeffrey Bokor, who…had heard about it while windsurfing with a DARPA program director.”链接 →（B 级 · 深度报道）

  15. “Fin field-effect transistor,” Wikipedia；及 Hu et al., “Sub-50 nm P-channel FinFET,” IEEE Transactions on Electron Devices. 1998 年 N 沟道 FinFET 约 17nm；1999 年 P 沟道 FinFET 亚 50nm，凑齐 CMOS 两种极性（P 沟道有原始 IEEE TED 论文佐证）。链接 →（A 级 · 百科+原始论文）

  16. “Fin field-effect transistor,” Wikipedia. “FinFET”之名正式出现在 2000 年 12 月论文《FinFET—a self-aligned double-gate MOSFET scalable to 20 nm》（Hisamoto, Hu, King, Bokor 等）。链接 →（A 级 · 指向原始论文）

  17. “Fin field-effect transistor,” Wikipedia. 2001 年 FinFET 做到 15nm、2002 年做到 10nm；彼时量产线仍在 180/130nm 节点。链接 →（B 级 · 高引百科）

  18. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. 胡正明谈产业为何拖到 2011——原文 “It was not broken yet…People were thinking it was going to break, but you never fix anything that’s not broken.” 中文为忠实意译。链接 →（B 级 · 引当事人原话）

  19. Asianometry (Jon Y), “The 3-D Transistor Transition,” 2022. 应变硅、high-k/metal gate 等延寿平面管的技术，从 90nm 拖到 32/28nm。链接 →（B 级 · 深度技术综述）

  20. Intel Corporation, “Intel Reinvents Transistors Using New 3-D Structure”（官方新闻稿）, 2011-05-04. 把三维晶体管带进 22nm 高量产，首款产品代号“Ivy Bridge”。链接 →（A 级 · 公司官方稿）

  21. Intel Corporation, “Intel Reinvents Transistors Using New 3-D Structure,” 2011. 全文只用“Tri-Gate”、从未出现“FinFET”；Tri-Gate 与 FinFET 本质同一结构（核稿确认）。链接 →（A 级 · 公司官方稿）

  22. Intel Corporation, “Intel Reinvents Transistors Using New 3-D Structure,” 2011. 官方逐字：“up to 37 percent performance increase at low voltage versus Intel’s 32nm planar transistors”；“consume less than half the power when at the same performance”（同等性能下功耗不到一半）。链接 →（A 级 · 公司官方稿）

  23. Intel Corporation, “Intel Reinvents Transistors Using New 3-D Structure,” 2011（Mark Bohr, Intel Senior Fellow）. 原文逐字：“The performance gains and power savings of Intel’s unique 3-D Tri-Gate transistors are like nothing we’ve seen before.” 中文为忠实意译。链接 →（A 级 · 公司官方稿）

  24. Intel Corporation, “Intel Reinvents Transistors Using New 3-D Structure,” 2011. 官方逐字：“For the first time since the invention of silicon transistors over 50 years ago…three-dimensional structure will be put into high-volume manufacturing.”；“Intel research scientists in 2002 invented what they called a Tri-Gate transistor”；2012 年正式出货。链接 →（A 级 · 公司官方稿）

  25. “Fin field-effect transistor,” Wikipedia. 2014 年起 FinFET 在代工领域铺开：台积电 16nm 导入，三星与格罗方德（GlobalFoundries）14nm 跟进。链接 →（B 级 · 高引百科）

  26. “Fin field-effect transistor,” Wikipedia；及 Asianometry, “The 3-D Transistor Transition.” 台积电 7nm（2017）/5nm 均为 FinFET；该立体结构从约 22nm 主导到 3–5nm 节点、前后十余年。链接 →（B 级 · 百科+深度综述）

  27. IEEE Spectrum / IEEE, “IEEE Medal of Honor Goes to Transistor Pioneer Chenming Hu,” 2020. 授奖词逐字：“For a distinguished career of developing and putting into practice semiconductor models, particularly 3-D device structures, that have helped keep Moore’s Law going over many decades.” 中文为忠实意译。链接 →（A 级 · 官方授奖词）

  28. “2 nm process” / “3 nm process,” Wikipedia；及 TSMC, “2nm Technology.” GAA 纳米片四面包栅的结构与原理；TSMC 官方称 N2 为其首个 GAA nanosheet 节点。链接 →（B 级 · 百科+公司技术页）

  29. J.-P. Colinge et al., SOI gate-all-around device, IEDM 1990；及 “From gate-all-around to nanowire MOSFETs.” 科兰热 1990 年报出最早的环绕栅极器件，1990 年代做出最早纳米线晶体管并解释量子效应，被视为 GAA 纳米片的学术源头。收窄：科兰热为比利时裔学者（后在美国/爱尔兰任职），原稿“比利时与美国学者”已改为“比利时裔学者”。链接 →（B 级 · 学术综述 · 含表述收窄）

  30. Samsung Newsroom, “Samsung Begins Chip Production Using 3nm Process Technology With GAA Architecture”（官方新闻稿）, 2022. 2022 年 6 月起以 GAA 架构量产 3nm、采用自家 MBCFET、“世界首个 GAA 高量产”。三星 3nm 良率不被业界看好、稳定 GAA 代工产能迟迟未成形，为产业媒体广泛报道，正文以软性表述承载。链接 →（A 级官方稿 + B 级产业媒体）

  31. Tom’s Hardware, “TSMC begins quietly volume production of 2nm-class chips — first GAA transistor for TSMC claims up to 15% improvement at ISO power,” 2025；及 TSMC “2nm Technology” 官方页。N2（2nm 级）于 2025 年第四季度量产、为台积电首个 GAA 纳米片节点、同等功耗下相比上一代约 +10–15%（混合设计密度约 +15%）；英特尔以 RibbonFET 推进 GAA。“良率最稳”为产业媒体评价。确切量产月份依赖产业媒体，已用“第四季度”稳妥表述。链接 →（B 级 · 产业媒体+公司技术页）

  32. “Chenming Hu,” Wikipedia；及 Computer History Museum, “Oral History of Chenming Hu.” 1947-07-12 生于北京、台湾长大；NTU 电机系 1968 毕业；伯克利 MS 1970、PhD 1973（导师 Whinnery）；MIT 助理教授 1973–1976；1976 回伯克利任教。“因最具挑战选台大电机”见其口述史。链接 →（A 级 · 传记+口述史）

  33. Computer History Museum, “Oral History of Chenming Hu”；及 “Chenming Hu,” Wikipedia. 1973 石油禁运转研究低成本太阳能（第 17 章关联），后由混合动力车高压器件研究绕回半导体；约 1983 年读 IBM 器件可靠性论文后投入近十年热载流子注入退化研究，长出 BERT 与 BSIM。年份限定：维基把热电子退化研究记作“1985 onward”，胡本人叙述常作 1983 起步，正文保留“1983 年前后”并标其口径有一两年出入，不写成唯一定论。链接 →（B 级 · 口述史/传记 · 年份限定）

  34. “Chenming Hu,” Wikipedia. BSIM 自 1995 年起由胡正明主导，成为全行业电路设计通用语言，且“provided royalty-free”（免版税提供给全行业）。链接 →（A 级 · 传记，免版税点已确证）

  35. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. 用孩子的橡皮泥（Play-Doh）给学生演示 MOS 中电荷运动（引学生 Elyse Rosenbaum）；“手握一百多项专利”为通行说法。链接 →（B 级 · 深度报道）

  36. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020；及 “Chenming Hu,” Wikipedia. 2001–2004 任台积电 CTO；IEEE Spectrum 个人栏列其“Hero: Morris Chang”（张忠谋）；“回报故土”为其受访叙述。链接 →（B 级 · 深度报道+传记）

  37. “Chenming Hu,” Wikipedia；及 UC Berkeley, “President Obama awards National Medals to Alivisatos, Hu”；美国国家科学技术奖章基金会页。更正：原稿作“2014 年，奥巴马在白宫为他颁发美国国家技术与创新奖”。准确为：所获是 2014 年度美国国家技术与创新奖，但实际颁奖典礼由奥巴马于 2016 年 5 月 19 日在白宫东厅举行。已改为“2014 年度…由奥巴马于 2016 年在白宫颁发”。NAE 1997、IEEE 西泽润一奖 2009、IEEE 荣誉奖章 2020、台湾总统科学奖 2023 均经传记确证；正文未声称 Kyoto/Future Science Prize（核实确属未列）。链接 →（A 级 · 含事实更正）

  38. IEEE Spectrum, “How the Father of FinFETs Helped Save Moore’s Law,” 2020. 个人栏：“drives a Tesla S”、“Painting, hiking”；摩尔定律引文原文 “It is going to gradually slow down, but we aren’t going to have a replacement for MOS semiconductors for a hundred years.” 中文为忠实意译。链接 →（B 级 · 引当事人原话）

  39. Asianometry (Jon Y), “The 3-D Transistor Transition,” 2022. “平面到顶往立体要性能”为产业演化的结论性概述；存储器叠成 3D NAND、封装堆成 HBM 为本书第 23 章主题，跨章呼应。链接 →（B 级 · 深度技术综述）